1. Kondisi [kembali]
Percobaan 1 Kondisi 4 :
Buatlah Rangkaian seperti gambar percobaan 1 dengan menggunakan RS flip flop dan output 4 bit
2. Gambar Rangkaian Simulasi [kembali]
 |
| Gambar Rangkaian Counter Asyncronous dengan menggunakan RS flip flop dan output 4 bit |
3. Video Simulasi [kembali]
4. Prinsip Kerja [kembali]
RS flip flop ini adalah dasar dari semua flip flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S. S (SET) yang dipakai untuk menyetel (membuat keluaran flip flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). RS flip flop ini mempunyai 2 keluaran / output yaitu Q dan Q`. RS flip flop dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND.
Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not .
5. Link Download [kembali]
Download Rangkaian : Disini
Download Video Simulasi : Disini
Download HTML : Disini
Tidak ada komentar:
Posting Komentar